ARCHITECTURE DES ORDINATEURS

Examen Architecture des Ordinateurs Test 10

On souhaite construire un circuit combinatoire qui permet de tester la parité d'un mot binaire b3b2b1b0 en entrée. La sortie vaut 1 si le nombre de bits à 1 du mot est pair (par exemple, 1001) et 0 sinon (par exemple, 0111). Écrire la table de vérité encodant la fonction logique correspondante. Util

Examen Architecture des Ordinateurs Test_01

EVALUATION EN ARCHITECTURE DES ORDINATEURS TEST 01/ XX EXERCICE 01 : 5pts En utilisant un codage sur 5 bits, donner l’équivalent binaire des valeurs décimales suivantes, pour chacun des trois codes étudiés (Valeur Absolue Sans Signe,Valeur Absolue plus Signe, Complément à 2) Complétez le tableau suivant : Exercice

Examen Architecture des Ordinateurs Test_02

EXAMEN CORRIGES EN ARCHITECTURE DES ORDINATEURS TEST 03/ XX Examen Corrige architecture des Ordinateurs. Nous souhaitons développer un compteur synchrone réversible modulo 4 afin de produire une séquence de code GRAY. Ce compteur réalise un comptage lorsque l’entrée AB valent 00 et un décomptage lorsque AB valent 11.

Examen Architecture des Ordinateurs Test_03

Quelles sont les principales différences entre une RAM et une ROM ? ou utilise t-on la ROM ? Classer les mémoires suivantes par taille et par rapidité, RAM, registres, disque dures, ROM, Caches.A quoi servent les registres suivants du processeur : PC (Program counter) ou IP (Instruction Pointer), IR (Instruction regist

Examen Architecture des Ordinateurs Test_04

Un encodeur 4 vers 2 code, sur ses deux sorties S1 et S0, le numéro de l'entrée Yi qui est active (niveau haut). Si plusieurs entrées sont actives simultanément, c'est le plus grand des numéros des entrées actives qui est codé. On suppose qu'il y a toujours au moins une entrée active. Établissez sa table de véri

Examen Architecture des Ordinateurs Test_05

Soit le codage IEEE − 754 simple précision sur 32 bits (float) suivant : signe : 1 bit (0 : +, 1 : -), exposant : 8 bits en excèdent 127 [-127, 128], mantisse : 23 bits; normalise. (a) Donnez les codes binaire et hexadécimal des nombres décimaux suivants : 65,25 et −333,13. (b) Quels sont les deux plus grands (en valeu

Examen Architecture des Ordinateurs Test_06

Exercice 3 : (05 pts) Architecture d'un disque dur / Considérons un disque dur composé de deux plateaux montés sur un même bras mobile, le premier plateau a deux faces et le second une seule face. Chaque piste de ce disque a une taille de 8192 octets et chaque secteur une taille de 512 octets. 1. Faire le schéma annoté

Examen Architecture des Ordinateurs Test_07

Nous souhaitons construire un compteur réversible (décomptage) synchrone modulo 4. Nous utilisons deux entrée a et b pour définir le mode de fonctionnement. a définit le pas de comptage, a = 0 le pas est 1 et a = 1 le pas est 2. b définit le mode (comptage/décomptage), b = 0 on incrémente le pas, b = 1 on decremente le

Examen Architecture des Ordinateurs Test_08

But : Réaliser un compteur binaire asynchrone modulo 12 avec des bascules D. 1 : Quel est le nombre de bascules à utiliser ? 2 : Quelle valeur en sortie doit provoquer la RAZ des sorties ? 3 : Etablir la table de vérité du fonctionnement associes et équations des entrées des bascules. 4 : Etablir le schéma du compteur.

Examen Architecture des Ordinateurs Test 09

Exercice 2 : (Multiplexeur : MUX pour les intimes ) Soit la fonction : S(uvtz)=(u+v).(t+z ) 1) Donner la table de vérité de cette fonction (S). 2) Réaliser cette fonction à l’aide d’un multiplexeur à 3 bits d’adresses (uvt). 3) Réaliser cette fonction à l’aide d’un multiplexeur à 2 bits d’adresses (uv).