EXAMEN ARCHITECTURE DES ORDINATEURS TEST 10
Sujet d'examen conversion binaire, codage, complement, compteur, decompteur, multiplexeurs 20pts
Examen Architecture des Ordinateurs Test 10
- Représenter la valeur décimale 17 en chacune des représentations suivantes : Code de Gray, Code BCD.
- Coder en format IEEE 754 simple précision le nombre : -1.625.
- Quels nombres sont codés en complément à deux par 01111111C2 et 10000001C2 ?
- Donner la représentation en complément à deux sur un octet de : -12.
- Donner la représentation en complément à deux sur un octet de : +6.
- Effectuer en complément à deux, sur un octet, l’opération (+6) + (-12). Donner la valeur du résultat en binaire.
Exercice 2 : (Multiplexeur : MUX pour les intimes ) 05pts
Le multiplexeur pouvant calculer des fonctions de plusieurs variables, peut être utilisé en générateur de fonctions logiques. Le nombre d’entrées d’adresses étant égal aux nombres de variables dans la fonction. 1) Traiter le cas où l’on a une variable de plus que d’entrées d’adresse, en réalisant la fonction :
à l’aide d’un multiplexeur à 8 entrées de données (D0,D1,D2,D3,D4, D5,D6,D7), 3 entrées d’adresses A, B, C (C le poids le plus fort) et 1 sortie. 2) À l’aide d’un multiplexeur à 8 entrées de données (D0,D1,D2,D3,D4, D5,D6,D7) et 3 entrées d’adresses A, B, C (C le poids le plus fort) réaliser la fonction suivante :
Exercice 3 (Décoders) - 5pts
- Rappeler ce qu'est un décodeur (rôle, table de vérité).
- Construire un circuit combinatoire réalisant un décodeur 2 vers 4 en utilisant exclusivement des portes NON et ET.
- Montrer comment associer deux décodeurs 2 vers 4 pour réaliser un décodeur 3 vers 8 (en utilisant au plus une porte NON et huit portes ET).
- Supposons que l'on dispose d'un décodeur n vers 2n et d'une porte OU (à un nombre arbitraire d'entrées). Montrer qu'il est alors possible de construire le circuit combinatoire correspondant à n'importe quelle fonction logique à n entrées. Illustrer cette construction en donnant le circuit de la fonction palindrome sur 4 variables d'entrée.
Exercice 4 (Test de Parité) - 4pts
On souhaite construire un circuit combinatoire qui permet de tester la parité d'un mot binaire b3b2b1b0 en entrée. La sortie vaut 1 si le nombre de bits à 1 du mot est pair (par exemple, 1001) et 0 sinon (par exemple, 0111).
- Écrire la table de vérité encodant la fonction logique correspondante.
- Utiliser un multiplexeur 16 vers 1 pour réaliser cette fonction.
CORRECTION :
EXERCICE 1 :
1) Code Gray : 17=100012=11001Gray; Code BCD : 17=00010111BCD
2) -1.625=-1.1012=-1.1012*20. ………
Le nombre est négatif donc bit de signe=1.……………
L’exposant réel est 0, l’exposant décalé est : 0+127=127=11111112………
La mantisse est : 1.101………………
D’où la représentation en format IEEE 754 de -1.625 est :
1 01111111 10100000000000000000000………
Soit : BFD0000016.
3) 01111111C2=+11111112=27-1=+127………………………
10000001C2=-111111112=-127…………………………………
4) -12=1 0001100S+VA=1 1110100C2……………
5) +6=0 0000110S+VA=0 0000110C2…………………
6) Operations :
0 0000110
1 1110100
-------
1 1111010=-00001102…
EXERCICE 2 :
1) Schema :
2) De la même manière que précédemment : D0=D3=D4=D5=D7=1 et D1=D2=D6=0
EXERCICE 3 :
Ajouter un commentaire